IT之家于7月4日发布消息称，据Moore's Law Is Dead（MLID）最新一期视频透露，AMD计划对Zen 6架构进行革新，采用多层3D堆叠缓存技术，与Zen 5架构相比，其浮点运算每时钟指令数（FP IPC）的增幅预计可达6至8个百分点。
在 Zen 5 架构中，3D V-Cache 每层最大缓存容量可达 64MB，而在 Zen 6 架构中，这一容量提升至 96MB。
IT之家引用相关博文内容指出，AMD还计划对芯粒进行全新设计，此举使得每个核心复合芯片（CCD）能够容纳多达12个核心，从而使得消费级桌面电脑和笔记本电脑的最大核心数量可以达到24个。
在搭载单颗CCD架构Ryzen处理器的设备中，该处理器内部集成了48MB的CCD缓存（每个核心分配4MB），并且配备了一级3D V-Cache缓存，容量为96MB。因此，其L3缓存的总容量可达144MB，即48MB加96MB。
若以3D V-Cache堆叠技术来衡量，L3缓存的最大容量可达240MB，具体为96MB、96MB和48MB之和。同时，Zen 6架构预计将提升核心频率，并增加核心数量。加之台积电先进的制程技术，这些因素共同作用，将使该架构在性能方面更具优势。
